Intel presenta EMIB-T, tecnología de empaquetado avanzado que admite paquetes de 120 mm, desafiando a TSMC

Intel ha presentado su tecnología de empaquetado avanzado de próxima generación, EMIB-T, que admite paquetes de hasta 120×120 mm. Aunque la tasa de rendimiento de verificación técnica ha alcanzado el 90%, es importante distinguirla de la tasa de rendimiento final de producción. EMIB-T utiliza electrodos de silicio a través (TSV) para mejorar el suministro de energía y el rendimiento de transmisión de señales de alta velocidad, con el objetivo de lograr un espaciado de bultos de 25 micrómetros, un paquete de 120×120 mm, integración de silicio de cálculo y memoria en un área de retícula de más de 9, y soporte para HBM4e a 12 Gb/s y UCIe a 64 Gb/s. La creciente demanda de aceleradores de IA y chips de computación de alto rendimiento (HPC) ha puesto a EMIB-T en el centro de atención. El CoWoS de TSMC conecta chips lógicos y HBM utilizando un gran interposer de silicio, mientras que la serie EMIB de Intel utiliza una estructura que coloca pequeños puentes de silicio, lo que reduce la cantidad de silicio utilizado y la carga de fabricación. El analista Guo Mingchi ha señalado que, aunque alcanzar una tasa de rendimiento de verificación técnica del 90% es positivo, elevarla del 90% a más del 98% será un desafío. TSMC está ampliando la producción de CoWoS y planea producir productos de retícula 14 veces más grandes para 2026. Intel está ampliando su negocio de empaquetado avanzado para clientes externos, y ha declarado que el tamaño de los contratos se acerca a miles de millones de dólares anuales. La competitividad de EMIB-T se evaluará una vez que se publiquen las tasas de rendimiento de producción de los productos de clientes externos y los casos de adopción reales.