Morgan Stanley analiza: ¿Puede la energía seguir el ritmo del auge de los chips de IA? La demanda implícita para 2027 es de aproximadamente 38GW

TL;DR
· Morgan Stanley estima que, con aproximadamente 19 millones de GPU/ASIC y un TDP promedio de 2kW por chip, la demanda implícita de energía para chips en 2027 será de aproximadamente 38GW, de los cuales NVIDIA representa alrededor de 16GW.
· 38GW no es el consumo total de energía de los centros de datos ni la capacidad eléctrica ya construida, sino una prueba de estrés para verificar si la infraestructura puede soportar la presión de la entrega de chips.
· El informe estima que la demanda de HBM de IA en 2027 será de aproximadamente 48.6 mil millones de Gb, y la demanda de CoWoS será de entre 2.66 y 2.69 millones de unidades, aunque la solución de memoria apilada Rubin Ultra aún no se ha determinado.
· Se espera que las entregas de TPU de Google aumenten de 3.7 millones en 2026 a 7.35 millones en 2027, impulsando los pedidos en la cadena de suministro de pruebas como KYEC.

La última revisión de la cadena de suministro de Morgan Stanley traduce la expansión de la IA en un número de energía más tangible: según la estimación de aproximadamente 19 millones de GPU y ASIC CoWoS para 2027, con un TDP promedio de 2kW por chip, la capacidad eléctrica correspondiente a estos chips será de aproximadamente 38GW.

De esta cantidad, NVIDIA representa aproximadamente 16GW, Google alrededor de 9GW, AMD cerca de 7GW, AWS aproximadamente 2GW, y Microsoft, Meta y otros fabricantes alrededor de 1GW cada uno.

Es importante enfatizar que 38GW no es el consumo total de energía de los centros de datos de IA en ese momento, ni es la capacidad eléctrica ya implementada. No incluye completamente el consumo de CPU, redes, almacenamiento, refrigeración y otras instalaciones auxiliares, y se asemeja más a una prueba de estrés derivada del volumen de entrega de chips: si los aceleradores de IA se lanzan según el modelo de la cadena de suministro en 2027, ¿podrá la infraestructura eléctrica soportar estos chips?

Esto significa que las restricciones en la expansión de la capacidad de IA están pasando de "¿se pueden producir GPUs?" a incluir si HBM, CoWoS, pruebas, entrega de racks y acceso a energía pueden estar disponibles simultáneamente.

La prueba de estrés de 38GW empuja el cuello de botella de la IA hacia la energía

Los cálculos de Morgan Stanley se basan en dos suposiciones clave: que la cantidad de chips GPU y ASIC CoWoS en 2027 será de aproximadamente 19 millones, y que el TDP promedio por chip se calcula en 2kW, lo que da como resultado una demanda implícita de energía de aproximadamente 38GW.

2kW es una suposición promedio utilizada para estimar el total y no representa que todos los GPUs y ASIC tengan el mismo consumo de energía. 38GW tampoco equivale a la carga operativa real de los centros de datos, ya que los chips no funcionarán siempre a plena carga, y los sistemas de CPU, redes, almacenamiento y refrigeración en los servidores también consumirán energía adicional.

Sin embargo, este número sigue siendo valioso como referencia. En los últimos dos años, las discusiones sobre la cadena de suministro de IA se han centrado principalmente en la producción de GPUs, el suministro de HBM y la capacidad de CoWoS. A medida que el volumen de entrega de chips continúa aumentando, el acceso a la red eléctrica, la construcción de subestaciones, la ubicación de centros de datos y los acuerdos de compra de energía a largo plazo podrían afectar directamente si los chips pueden convertirse en capacidad computacional utilizable.

La entrega de chips es solo el primer paso. Una vez que los GPUs o ASIC ingresan a los centros de datos, también se necesitan servidores, racks, redes, refrigeración, energía y sistemas de operación y mantenimiento. Si la construcción de infraestructura se retrasa en comparación con la entrega de chips, el mercado podría experimentar un desajuste donde "los chips llegan, pero los centros de datos y la energía no están listos".

La demanda implícita de energía para chips GPU/ASIC en 2027 es de aproximadamente 38GW, de los cuales NVIDIA representa 16GW, Google 9GW y AMD 7GW.

Para NVIDIA, la demanda implícita de 16GW también explica por qué la compañía sigue aumentando la densidad de GPUs por rack. El informe indica que NVIDIA espera a largo plazo conectar más GPUs a través de una arquitectura de escalado, aumentando la capacidad de cálculo y el rendimiento a nivel de rack.

Sin embargo, la primera generación de racks Rubin Ultra enfrenta desafíos en PCB y refrigeración, y podría continuar utilizando el diseño Oberon NVL72, expandiéndose a una escala NVL576 a través de CPO o NPO. Aumentar la densidad del rack no eliminará la demanda de energía, sino que concentrará la presión de suministro, refrigeración y conectividad en un diseño de centro de datos de especificaciones más altas.

La expansión sincronizada de HBM y CoWoS, y las especificaciones de Rubin Ultra aún por determinar

Además de la energía, HBM y el empaquetado avanzado siguen siendo las principales restricciones para la expansión de chips de IA alrededor de 2027.

Según el modelo de la cadena de suministro de Morgan Stanley, la demanda de HBM correspondiente a los chips de IA en 2027 será de aproximadamente 48.618 mil millones de Gb. La cantidad de configuraciones de CoWoS listadas en el Exhibit 3 es de aproximadamente 2.664 millones de obleas, y la demanda global de CoWoS en el Exhibit 5 es de aproximadamente 2.694 millones de obleas, con ligeras diferencias debido a la variación en el alcance de la estadística.

El informe también estima que el mercado de ingresos de obleas correspondiente a los chips de cálculo de IA alcanzará al menos 58.8 mil millones de dólares en 2027. NVIDIA sigue siendo el mayor demandante de CoWoS, con una expectativa de aproximadamente 1.222 millones de obleas; AMD y Broadcom representan aproximadamente 530,000 y 484,000 obleas, respectivamente.

La demanda de HBM de IA en 2027 es de aproximadamente 48.6 mil millones de Gb, así como las configuraciones de CoWoS y HBM para diferentes GPUs y ASIC.

Sin embargo, existe una variable importante en las previsiones de demanda: la configuración de HBM de Rubin Ultra aún no se ha determinado de manera definitiva.

Las revisiones de la cadena de suministro indican que Rubin Ultra podría adoptar especificaciones apiladas, con versiones de alta gama utilizando HBM4e 8Hi, mientras que las versiones de gama baja podrían utilizar HBM4 12Hi o 8Hi. Morgan Stanley espera que NVIDIA tome una decisión final antes del final del tercer trimestre de 2026.

Este ajuste refleja principalmente tres presiones: la escasez de capacidad de HBM, el aumento de costos de memoria, y las diferentes demandas de capacidad y ancho de banda de las distintas cargas de trabajo de IA. El informe sugiere que reducir la configuración de HBM podría tener un impacto mayor en las cargas de trabajo de decodificación que el prellenado, especialmente en modelos de gran contexto.

Es importante señalar que el Exhibit 3 aún calcula la configuración de HBM4e 12Hi para Rubin Ultra, con una capacidad total de 384GB por chip. Por lo tanto, la demanda de HBM de 48.6 mil millones de Gb aún no refleja completamente los posibles planes de reducción de especificaciones apiladas. Si la configuración final se reduce, la cantidad de HBM por chip podría disminuir, pero un costo de memoria más bajo también podría impulsar un aumento en la entrega de chips, compensando parcialmente el impacto de la disminución de la cantidad por chip.

La información pública de Micron indica que su HBM4 ha entrado en la fase de envío a gran escala, y se espera que HBM4E comience la producción en 2027. La oferta está avanzando con nuevos productos, pero la configuración final que adoptará Rubin Ultra aún depende de la evaluación integral de NVIDIA sobre rendimiento, costos y seguridad de suministro.

El ritmo de entrega de la serie Rubin sigue siendo agresivo. Se espera que en 2027, las entregas combinadas de Rubin y Rubin Ultra se acerquen a 7 millones de unidades, de las cuales aproximadamente 5.92 millones serán Rubin y alrededor de 1.04 millones serán Rubin Ultra; se espera que las entregas de racks Rubin NVL72 alcancen aproximadamente 90,000 unidades.

Se prevé que Rubin comience a aumentar su producción a partir del tercer trimestre de 2026, con el inicio de las entregas de racks en el cuarto trimestre. El informe también sugiere que las preocupaciones anteriores del mercado sobre el "inventario" de Blackwell son más bien un inventario de amortiguación de la cadena de suministro, que se espera que se consuma completamente en 2026.

Predicciones de entrega de chips Rubin y Rubin Ultra, así como de racks Rubin NVL72.

Esto significa que desde la segunda mitad de 2026 hasta 2027, la cadena de suministro de NVIDIA necesitará completar simultáneamente la digestión del inventario de Blackwell, el aumento de Rubin, el cambio de especificaciones de HBM y la entrega de racks. Cualquier retraso en uno de estos pasos podría afectar la escala final de capacidad computacional entregable.

El aumento de TPU de Google a 7.35 millones de unidades, con pedidos que se transmiten a la cadena de pruebas

Además de NVIDIA, el TPU de Google es otra línea de crecimiento notable en el informe.

Según las previsiones de Morgan Stanley, se espera que las entregas de TPU de Google aumenten de 3.7 millones en 2026 a 7.35 millones en 2027. De este total, se espera que el v8i, en el que participa Broadcom, entregue 4 millones de unidades, el v8t, en el que participa MediaTek, entregue 3 millones de unidades, el v9 se espera que entregue aproximadamente 150,000 unidades, y las restantes 200,000 unidades provendrán del v7.

Predicciones de entrega de las diferentes generaciones de TPU de Google y su contribución potencial a los ingresos de KYEC.

El aumento de TPU transmitirá pedidos a las etapas de diseño de chips, fabricación de obleas, empaquetado avanzado y pruebas. Se espera que los negocios relacionados con TPU representen entre el 7% y el 8% de los ingresos de KYEC en 2026, y un poco más del 10% en 2027, incluyendo pruebas finales y parte de los ingresos de detección de obleas.

Si se incluyen todos los negocios de CPU, TPU, pruebas finales y parte de la detección de obleas de Google, se espera que la demanda relacionada con Google represente entre el 10% y el 15% de los ingresos de KYEC en 2027, superior al 8% al 10% en 2026.

La demanda de pruebas también se está volviendo más compleja. El informe indica que el TPU de 3nm en el que participa MediaTek se espera que utilice pruebas de Burn-in para mejorar la estabilidad y confiabilidad del rendimiento de los chips de IA; el proyecto de CPU de Google también requerirá pruebas de Burn-in y pruebas a nivel de sistema.

Los procesos de prueba más complejos y los ciclos de prueba más largos aumentarán los pedidos de las fábricas de pruebas, pero si la capacidad de prueba se convertirá en un cuello de botella dependerá de la variación conjunta entre el tiempo de prueba por chip y el volumen total de entrega. El informe también señala que la reducción de algunos tiempos de prueba podría aliviar la presión de capacidad a corto plazo, por lo que no se puede asumir que el aumento de la demanda de pruebas equivalga necesariamente a una escasez de capacidad.

38GW no es el punto final de la demanda, sino una prueba de capacidad de entrega

Lo más destacado de esta revisión de la cadena de suministro no es solo que proporciona más números sobre la entrega de chips de IA, sino que coloca las principales restricciones de expansión de 2027 dentro del mismo modelo: NVIDIA continúa aumentando la densidad de GPUs, Google TPU se lanza rápidamente, la demanda de HBM y CoWoS aumenta simultáneamente, y la demanda implícita de energía para chips se eleva a 38GW.

Estos números aún dependen de múltiples supuestos. La solución de HBM apilada de Rubin Ultra aún no se ha determinado de manera definitiva, y el impacto de reducir la configuración de memoria en el rendimiento de decodificación de largo contexto aún debe ser verificado; la capacidad de CoWoS y HBM necesita expandirse según lo planeado; la construcción de servidores, racks, energía y refrigeración también debe seguir el ritmo de la entrega de chips.

Las soluciones de conectividad también pueden traer diferencias. El informe indica que, debido a las limitaciones de proceso de fabricación local, la velocidad de SerDes de los fabricantes de GPU de IA en China podría seguir estancada en 100Gb/s por canal, por lo que su arquitectura de supernodo está adoptando más el interconector NPO, mientras que NVIDIA ha priorizado a largo plazo el CPO. Diferentes rutas afectarán el diseño de supernodos, los costos de implementación y la eficiencia del sistema.

Por lo tanto, 38GW no es una predicción precisa del consumo real de energía en 2027, sino una prueba de estrés derivada del lado de entrega de chips. Muestra que la demanda de chips de IA sigue siendo fuerte y también recuerda al mercado que lo que puede determinar si la capacidad de IA se puede realizar puede no ser solo la producción de GPUs, sino si HBM, CoWoS, pruebas, racks y energía pueden estar disponibles al mismo tiempo.